
Topology Workbench-如何判斷ibis Model是否有包含package length
Version: Sigrity2023.1
判斷方法: 其關鍵字為pin RLC,如下圖紅框處,有勾選package…

PowerDC如何自定義PCB疊構材質
Version: Sigrity2021
Step1: 從Library中,選取一個類似的材料,例如:…

PowerDC如何兩顆零件上架設散熱片
Version: Sigrity2022
Step1: Select Thermal Components。
Step2:…

Topology Workbench-如何縮短眼圖模擬時間
Version: Sigrity2023.1
方法1: 將Minimum # of Bits 數量調小至10000筆…

Allegro 如何針對已走對線變更線寬與間距
版本:v16.6 以上
我們在Layout時,常常遇到對線(Diff.…

Allegro 如何快速將同類型的DRCs設為忽略狀態(Waived)
版本:v17.2 以上
實務上我們有時候會因為一些特殊的Layout狀況,而造成出現固定類型的DRC,因為我們知道哪些DRC是可以”忽略”(Waived)的,然而該類型的DRC的數量有可能是很多的。這時候要如何做才可以快速又正確的”忽略”那些呢DRC?,接下來我們用一個簡單的範例來說明這個過程。
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
我們由…

OrCAD Capture - 如何修正WARNING(ORCAP-2434)的錯誤訊息
版本:v17.4
這個錯誤訊息會造成無法在OrCAD Capture對該零件使用Show…

OrCAD Capture如何輸出零件資訊報告
Version: 17.2以上
電路圖如何輸出零件料號、Symbol…

Allegro 設定了 Signal Model 但沒有生成 Xnet 的解決方法
版本:v17.2
通常我們使用Allegro對被動零件設定了Signal…

如何利用DFM檢查找出通孔與盲孔重疊的問題
版本:V17.4
我們在Layout時,有可能會遇到對功能或電路邏輯來看是正常的,但是卻會造成PCB生產或是組裝或是測試時的問題!!而這些狀況最好是在Gerber…