如何檢查線路圖與Board之間,Netlist的一致性
適用版本:17.2以上
當我們要檢查線路與Layout間的Netlist是否一致,我們可以透過Design…
設定DFA_BOUND重疊時報DRC
適用版本:17.2以上
當我們有DFA_Bound相互重疊時,不會產生DRC,會自動切換為Place_Bound來檢查。
Step1:…
如何快速將 Library 升級為 17.4版規格
適用版本:17.4
常常我們不知道目前在使用的dra檔,是什麼版本的,我們可以透過以下工具快速將我們的Library…
如何設定並檢查零件的高度限制
適用版本:17.2以上
在板上,可能有部分的零件下方,會放置其他零件,這時,我們就需要檢查零件的高度是否可以放入,所以我們可以透過限高檢查來確認。
Step1:…
如何將內層動態刪除無功能的via / pads 來增加鋪銅面積
適用版本:16.6以上
如果我們要增加鋪銅的面積,我們可以透過將板子上一些沒有功能的Via…
如何開啟顯示淨空區域功能
一、適用版本:17.2以上
在Layout的時候,我們會設定淨空區域,在拉線的時候,透過這個功能,可以直接顯示淨空區域讓我們判斷走線的空間是否足夠。
Step1:…
PCB 的 DDR4 佈線指南和 PCB的架構改進
電腦領域總是在持續不斷地進步,始終有發展變化和更新反覆運算等待著我們去體驗和探索。從頭開始打造一台新的…
Allegro PCB Designer 16.6 新功能
Allegro PCB Designer 16.6 新功能說明
請由此進入
Allegro PCB Designer 17.2 新功能
Allegro PCB Designer 17.2 新功能說明
請由此進入
快速設定 Net Schedule 與 T-Point
一、適用版本:Allegro 17.2以上
二、功能說明:
1.…