Cadence 以Integrity 3D-IC平台為基礎，提供全新的設計流程，支援台積公司 3Dblox™ 標準

26 Apr 2023

重點提示：

• Cadence Integrity 3D-IC平台，為所有最新台積電3DFabric認證的完整解決方案 ™ 產品項目結合了系統規劃、封裝和系統層級分析，提供無縫的設計建立和簽核流程
• 流程經過微調以支援 3Dblox ™ ，加速複雜系統中的 3D 前端設計劃分(partitioning)
• Cadence 與台積電技術可改善設計品質，並加快 5G、人工智慧、超大規模運算、物聯網和行動應用中使用的 3D-IC 的周轉時間

台灣新竹— 全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布，基於 Cadence® Integrity™ 3D-IC 平台的新設計流程，以支持台積電 3Dblox™ 標準，用於複雜系統中的 3D 前端設計劃分。透過這項最新合作，Cadence 流程針對台積公司所有最新的 3DFabric™ 產品進行了最佳化，包括整合式扇出 (InFO)、晶圓基板上晶片(CoWoS®)系統整合晶片 (TSMC-SoIC®)技術。透過使用這些設計流程，客戶可以加速針對新興 5G、AI、行動、超大規模運算和 IoT 應用程式的先進多晶粒封裝設計的開發。

Cadence Integrity 3D-IC 平台結合了系統規劃、封裝和系統級分析，是一個完整的解決方案，同為TSMC 3DFabric和 3Dblox 1.5 規格認證使用。以此平台為基礎的流程整合了多項新功能，例如 3D 路由驅動bump 安排和階層式bump 資源規劃。Integrity 3D-IC 平台支援3Dblox，透過 Cadence Voltus™ IC 電源完整性解決方案和Celsius™熱求解系統分析工具，為早期供電網路 (PDN) 和熱分析工具提供無縫介面，透過 Cadence Quantus™萃取解決方案和 Tempus™ 靜態時序分析，進行提取和靜態時序分析；通過 Cadence Pegasus™驗證系統進行系統級佈局與原理圖 (LVS) 檢查。

台積公司設計基礎架構管理部負責人 Dan Kochpatcharin 表示：「3D IC 技術是滿足效能、實體尺寸和功耗需求的關鍵，以實現下一代高效能運算 (HPC) 和行動應用程式。透過繼續與 Cadence 的合作，我們使客戶能夠利用我們全面的 3DFabric 技術和支援 3Dblox 標準的 Cadence 流程，因此他們可以顯著提高 3D-IC 設計生產力並加快上市時間。」

Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示：「基於 Integrity 3D-IC 平台的 Cadence 流程包含了客戶使用 TSMC 最新的 3DFabric 技術快速設計前沿 3D-IC 所需的一切。通過與台積電的廣泛合作，我們正在共同解決客戶經常面臨的 3D-IC 設計挑戰，協助他們走上加速實現創新設計的道路。」

Cadence Integrity 3D IC 平台，包括 Allegro X 封裝技術在內，是Cadence廣泛的 3D-IC產品的一部分，並與 Cadence 智慧系統設計™ 策略保持一致，實現系統單晶片 (SoC) 卓越的設計。現在可以已可在
TSMC Online 取得Cadence參考流程與教學，更多有關Integrity 3D-IC平台的資訊，請瀏覽以下網址： www.cadence.com/go/integrity3dblox